首页> 外文OA文献 >A New Model for Timing Jitter Caused by Device Noise in Current-Mode Logic Frequency Dividers

【2h】

A New Model for Timing Jitter Caused by Device Noise in Current-Mode Logic Frequency Dividers

机译：电流模式逻辑分频器中由器件噪声引起的时序抖动的新模型

代理获取

本网站仅为用户提供外文OA文献查询和代理获取服务，本网站没有原文。下单后我们将采用程序或人工为您竭诚获取高质量的原文，但由于OA文献来源多样且变更频繁，仍可能出现获取不到、文献不完整或与标题不符等情况，如果获取不到我们将提供退款服务。请知悉。

页面导航

著录项
引文网络
相似文献
相关主题

著录项

作者
Marko Aleksic; Nikola Nedovic; K. Wayne Current; Vojin G. Oklobdzija;
展开▼
作者单位

展开▼
年度 2013
总页数
原文格式 PDF
正文语种
中图分类

相似文献

外文文献
中文文献
专利

1. Low-power CMOS injection-locked and current-mode logic frequency dividers in a 50 GHz LC cross-coupled oscillator [J] . Hong Jong-phil, Ann Se-Hyuk, Kim Namsoo Analog Integrated Circuits and Signal Processing . 2016,第3期

机译：50 GHz LC交叉耦合振荡器中的低功耗CMOS注入锁定和电流模式逻辑分频器
2. A Design Methodology for MOS Current-Mode Logic Frequency Dividers [J] . Roberto Nonis, Enzo Palumbo, Pierpaolo Palestri, IEEE transactions on circuits and systems . I , Regular papers . 2007,第2期

机译：MOS电流模式逻辑分频器的设计方法
3. A Design Methodology for MOS Current-Mode Logic Frequency Dividers [J] . Roberto Nonis, Enzo Palumbo, Pierpaolo Palestri, IEEE Transactions on Circuits and Systems. I, Regular Papers . 2007,第期

机译：MOS电流模式逻辑分频器的设计方法
4. A New Model for Timing Jitter Caused by Device Noise in Current-Mode Logic Frequency Dividers [C] . Marko Aleksic, Nikola Nedovic, K. Wayne Current, International Workshop on Integrated Circuit and System Design: Power and Timing Modeling, Optimization and Simulation(PATMOS 2005); 20050921-23; Leuven(BE) . 2005

机译：电流模式逻辑分频器中由器件噪声引起的时序抖动的新模型
5. Low-phase-noise, low-timing-jitter design techniques for delay cell based VCOs and frequency synthesizers. [D] . Weigandt, Todd Charles. 1998

机译：用于基于延迟单元的VCO和频率合成器的低相位噪声，低时序抖动设计技术。
6. Dysmyelination of Auditory Afferent Axons Increases the Jitter of Action Potential Timing during High-Frequency Firing [O] . Jun Hee Kim, Robert Renden, Henrique von Gersdorff 2013

机译：听觉传入轴突的脱髓鞘作用增加高频射击过程中动作电位正时的抖动
7. Jitter Analysis of Nonautonomous MOS Current-Mode Logic Circuits [O] . Marko Aleksic, Nikola Nedovic, K. Wayne Current, 2010

机译：非自治MOS电流模式逻辑电路的抖动分析

A New Model for Timing Jitter Caused by Device Noise in Current-Mode Logic Frequency Dividers

著录项

引文网络

相似文献

相关主题

期刊订阅